PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-123227

(43) Date of publication of application: 22.07.1983

(21)Application number : 57-005660

(71)Applicant : FUJITSU LTD
NIPPON TELEGR & TELEPH CORP <NTT>
NEC CORP

(22)Date of filing : 18.01.1982


(72)Inventor : TOYAMA TSUGIO
AKAO TAKASHI
HOSHIDA KATSUNORI
ISHIKAWA KAZUNORI
MIYASHITA TETSUO

(54) SIGNAL DETECTING CIRCUIT

(57)Abstract:

PURPOSE: To facilitate IC implementation by detecting a constant-frequency signal which is intermitted repeatedly through digital processing.

CONSTITUTION: The input signal 1 of specific frequency which is intermitted at a specific period is digitized by an AD converter 2 and inputted to a frequency detector 3 which receives a high-speed clock 4. A monostable multivibrator 5 which outputs a little bit longer pulses than a signal frequency to be detected, a counter 6 and an FF7 generate output when the frequency of the input signal is greater than a prescribed value. A counter 8 and an FF9 which receive a clock 13 detect the prescribed-period continuation of the input signal 1. A decoder 10 and an FF11 output a detection output signal when the input signal 1 has the prescribed frequency and a prescribed intermittence period. This circuit is used to detect a busy-back tone, etc., in a telephone system.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(9 日本国特許庁 (JP)

①特許出顧公開

⑩公開特許公報(A)

昭58—123227

@Int. Cl. 1 H 03 K 5/153 做別記号

庁内整理番号 7125--5 J 公開 昭和58年(1983)7月22日 発明の数 1 審査請求 未請求

(全 4 頁)

❷信号検出回路

②特 頭 昭57-5660

②出 願 昭57(1982)1月18日

の発 明 者 外山次男

川崎市中原区上小田中1015番地 富士通株式会社内

0発 明 者 赤尾隆

川崎市中原区上小田中1015番地 富士通株式会社内

加発 明 者 星田勝典

武蔵野市緑町3丁目9番11号日本電信電話公社武蔵野電気通信研究所内

必発明者石川和範

武蔵野市緑町3丁目9番11号日本電信電話公社武蔵野電気通信 研究所内

の発 明 者 宮下哲雄

東京都港区芝五丁目33番1号日 本電気株式会社内

の出 颐 人 富士通株式会社

川崎市中原区上小田中1015番地

の出 顧 人 日本電信電話公社

切出 願 人 日本電気株式会社

東京都港区芝五丁目33番1号

①代 理 人 弁理士 玉蟲久五郎 外3名

明 編 響

1. 発明の名称 名号検出回路

2.特許請求の範囲

1. 発明の評細な製明

本売明は、一定開放数の名号を所定時間の選択 及び所を検送し、その検送し周期を一定とした各種の名号をディジェル処理により検出する信号検 出回路に関するものである。 交換機化於ける話中音は、例えば 400H。の信号を 0.5 秒速鉄、 0.5 秒新とすることを練返するのであり、端束装置等に於いては、 この話中音信号を検出することにより、発信操作を中止する等の処理を行なりものである。又各種の装置間の情報として、所定時間運使した後、所定時間新とすることを嫌返す一定周抜数の信号を用いる場合がある。

前述の知を各種の信号を検出する為、従来はフィルタや銀分回路等のアナログ処理回路が用いられていた。しかし、経年変化・温度変化等による 特性の変化の影響が大きく、又都品数が多く興報 上の問題が生じる欠点があつた。

本発明は、所定時間の選択及び断を繰迟す一定 関数数の個号をデイジタル処理により検出するこ とにより、集被回路化を容易にし、小型且つ経済 的な個号検出回路を提供することを目的とするも のである。

以下実施例について評細に敦明する。

禁1数は本発明の実施例のブロック製図であり、

1 は何号の入力相子、まは入力を考える依化して ディジネルな方に安美する。AD安集器、Sは異故歌 秋田国路、《公高速》中文《〇入力集子、5 仗地 ノステーブルマルテスイブレーダ、 4.8 はカウン き、1、3、単はプロップフリップ、単はデスータで は比較出名号の出力増子、ははノロフクの入力増 子、14,15,18,19以アンド區路、 16以デア區路、 ガは・0・0数分位号を出力する立上少数分置路で ある。話中音信号の検出に扱いては、異複数検出 図路はは400.35個男を検出する構成と近、ポンス テーブルマルチパイプレータ 5 は 400 Hs 名号の第 数の1.5~2倍程度の出力時間報のサドリガ型と し、又カウンタ 6 は 400 取 信号が 0.5 粉 系統であ るか否かの検出を行むり構成とし、カウンチもは アンド回路はの出力がですのときに入力増子以か 6の9ロックをカウントし、0.5分割であるか否 かを検出する為のものである。

異複数検出回路3社例免状格2回に示す構成を 有するもので、31は8段のフリスプフロップで構 成され、高速クロッチで動作してAD変換器2の出

の期間に相当するカウント内容「n」のとき维子 B。 セ*!*、オーバフローのとき機子でを*!*とする。

カクンタ32のカウント内容を描る図句に示するのとすると、カタント内容 [1] のとも第る図句に示すように選子をができるとなってセット第子をに加えられるので、フリップフロップ34がセットされる。とのセット出力は餌る図句に示するのとなるから、ゲート回路35の出力信号は第る図句に示するのとなり、モノステーブルマルチベイブレータをに加えられる。即ち入力信号が400円。の連続のとき、ゲート回路35からモノステーブルマルチバイブレータをに一定の周期ででパルスが加えられることになる。

者し入力信号の関放数が 400 Hz より低い場合は、カウンタ22がオーパアローすることになり、一旦セットされたフリップフロップ34はデコーダ33 の端子でが 1. となつてリセット増子及に加えられることによりリセットされる。従つてゲート回路35からペルスが出力されることがない。又入力信号の関放数が 400 Hz より高い場合は、カウンタ22

カを守の前景を依出して"6"の数かを与を出力する前景を公司第、32は前景を分目的310出力を守 によりオール"6"をロードして、入力第子(から の言葉/ロックのカウントを開始するカウング、 33はデコーダ、34はフリップフロップ、55はゲート回路である。

第3回は動作説明到でもり、同図のに示す入力 個分が入力機子工に加えられると、AD収集費3の 出力信号は同図のに示するのとまり、関数数数出 回路3に加えられる。入力増子4に加えられる高 速クロッチを加3図のに示するのとすると、周数 数数出回路3の前最後分回路31の出力信号は、第 3図のに示するのとまる。知ら入力信号の周期で と例一の異期でとまる。

カウントの客を「0」とし、高速グロックのカウントを開始する。このカウンチ型のカウント内容はデコーダ33に加えられ、デコーダ33は、カウント内容は「0」のとき場子人を"1"、400円。信号校出に扱いて(400円2 古号校出

のカウント内容が「n」になる前に能量数分包号が加えられるので、デコーダ33の端子 8 が 1 * になることがなく、フリプププログブ34はリセットされたままとなる。

関放数検出回路3の出力信号が第4回(Q)に示すまりに、関期でのベルスが運転状態と断状態と 搬送したものとなった場合、モノステーブルマル デバイブレータ5の選子Qの出力信号は第4回(Q) に示すものとなる。 従つてカウンタ6は別放数検 出回路3の出力信号のペルスをカウントすること になり、カウント内容が第4回(D)に示すように0.5 秒速載を示す「m」になると、カウンタ6の選子を は第4回(D)に示すように*1*となる。又類子をは カウント内容が「0」のとき*1*となるもので、第 4回(Q)に示すものとなる。

連続状態から断状態となると、モノステーブルマルチパイプレータ 5 の端子 Q . Q は所定時間を*0*,*1*となる。フリップフロンブ 7 のデータ 端子 D がカウンタ 6 の幾子 E と、タロック鰡子 C がモノステーブルマルチパイプレータ 5 の似子 Q とそれぞれ接続されているので、モノステーブルマルテスイブレーグ 10 個子 G が 10 にまるでと によって第4回のに示すようにセフトされる。又 同時にカウング・はリセント電子区に、0.からい の名号が加えられることによりリセントされる。

フリップフロップ「がセットされると、アンド国路18の出力は"1"となり、カウンタをは入力集子日からのクロックをカウントし、そのカウント内容が第4回回に示すように0.5秒の断状態の時間に相当した値「4」となると、その出力がフリップフロップ・11のクロック類子でに加えられ、カウンタ・の種子をかった。このフリップフロップ・0でもあ。このフリップフロップ・0でセットとれる。このフリップフロップ・0でセットとれる。としてカケンタをは再びクロックのカケントを開始する。

ゲューチ10にはフリップフロップイ・10時子

統と断とを韓退す一定関連数の筋中音信号等の入 力信号を検出する回路であつて、入力信号をデイ ッメル合分に安装してその周期を高速クロックの カウントにより計劃し、所定の異複数の入力信号 であるか否かを開放数枚出回路は化上が検出しく 所定の周被数の入力信号のときは、その入力信号 の連続時間をカケンタをで計劃し、又入力倡号の 断時間をカウンタまで計劃し、所定の連続時間と 断時間でもるとき、フリンプフロップ以のセット 終れより検出包号を出力する手段を備えたもので わり、デイジスル処理により信号校出を行なりも のであるから、朱筱迢路化が容易であり、又デイ ジメル回路は、毎年変化・製度変化による影響が アナログ回路より低めて少たいので、各種の信号 の安定且つ確疾を検出が可能となる。又集務回路 化により小型と立るので、突襲上の間重しなくな る利点がある。

4.図面の簡単な説明

第1回は本発明の実施例のプロッタ級関、第2回は周抜数後出間路の一例のプロッタ級図、第3

Qの出力を与が加えられ、数益の如く異方共セプトでれていると、デューを知の入力は"1"となり、デューを知の入力は"1"となり、デューを知の出力は"1"となる。安つて次にかりときのかりが、内容が「4」となったとき、カリングの第子をの出力を与して、アリップファップ11(第4回(1)に示すようにセプトでは、その出力を与は400 Hz. 0.5 秒 注接、0.5 秒 注 の入力を与の検出を与として出力地子12から出力でれる。

使つて図示しない制和部において自動発布を交換機に対して行なった後、出力等子はからの信号を周期的に監視し、出力端子はから信号が出力をれたとき制御部は相手地来装置が話中であることを観別できることになる。又既中音信号の検出のみでなく、他の各種の信号の検出にも適用し得るものであり、動送の如く、検出すべき信号の周載数。送読及び新時間に対応して周抜数検出回路は、セノステーブルマルティイブレードを、カウンチェルティイブレードを、カウンチェルティイブレードを、カウンチェルティイブレードを、カウンチェルティイブレードをある。

以上観明したように、本発明は、所定時間の差

図及び無く図は動作説明図である。

1. は入力増子、 8 は AD 安集器、 8 は開設数核 出回路、 4 は高速クロックの入力増子、 8 はモノ ステープシマルテバイブレータ、 6 . 8 . 22 はカウ ツタ、 7 . 9 . 11 . 34 はフリップフロップ、 10 . 33 は デコーダ、 12 は出力増子、 13 はクロックの入力増 子、 17 は立上り数分回路、 31 は前級数分回路であ る。

> 特許出版人 官士通教式会社(外2名) 代理人弁理士 玉 盎 久 五 郎 (外8名)

・ 特別352-123227(4)

